Tweeter

Les circuits logiques programmables deviennent  les puces des semi-conducteurs et  s’offrent un nouveau débouché comme alternative aux limites de  la loi de Moore. Cette perspective suscite de grandes manœuvres dans l’industrie des semi-conducteurs.

La loi de Moore (1), qui a fêté ses 50 ans en 2015, prévoyait le doublement de la puissance des puces électroniques tous les deux ans grâce à la miniaturisation de la gravure des transistors.

Harry Shum, le patron de Microsoft Research, est convaincu que la loi  touche à sa fin.

Cette « loi » était « vérifiée » jusqu'ici malgré certains ralentissements  constatés depuis quelques années.

Mais cette « loi de Moore» semble désormais se heurter à un mur infranchissable : pour continuer à embarquer toujours plus de transistors, Intel et les différents industriels  ont gravé leurs puces avec une finesse de plus en plus importante.

Cette finesse est désormais telle qu'il ne sera bientôt plus possible d'aller plus loin sans se heurter aux effets de la mécanique quantique.

L'architecture Skylake  (2) qui devrait équiper tous les Macs cette année est gravée avec une finesse de 14 nanomètres ; il faudra attendre jusqu'en 2017 pour Cannonlake et sa gravure de 10 nanomètres.

Intel, le numéro un mondial des semi-conducteurs a subi un retard de plus de six mois dans le lancement de la génération de 14 nanomètres et a dû reporter d’un an la sortie de celle de 10 nanomètres au second semestre 2017 (2).

Pour «Brian Krzanich, le patron du groupe, la loi de Moore ne suit plus le rythme de deux ans. Elle suit désormais un cycle plus long, de deux ans et demi à trois ans. »

-         En 2020, la gravure d'une précision de 7 nanomètres pourrait être la dernière miniaturisation avant l'émergence de technologies profondément différentes.

Quelles seront ces technologies ?

Plusieurs pistes sont évoquées pour le moment et William Holt, responsable des processeurs d'Intel, a affirmé au MIT Technology Review que la stratégie d'Intel sur le sujet n'était pas encore finalisée.

Il pourrait malgré tout s'agir de processeurs spintroniques, ou encore de transistors à « effet tunnel ».

Quoi qu'il en soit, William Holt annonce que les futures architectures de processeurs ne mettront plus l'accent sur la puissance mais plutôt sur l'efficacité énergétique.

-         Les puces continueront bien sûr à progresser en termes de performances, mais de manière moins intensive  qu'aujourd'hui.

Avec l’émergence de l'internet des objets, le facteur écologique des appareils (avec les millions de serveurs présents dans les centres de données gros consommateurs d’énergie) est d'une importance cruciale.

 Du point de vue de l'utilisateur final, l'arrivée de composants moins gourmands en énergie devrait permettre la création d'appareils extrêmement fins tout en progressant sur le front de l'autonomie.

La demande croissante des besoins de traitement :les circuits logiques programmables constituent la seule solution.

«Avec la banalisation des usages mobiles, le passage au cloud computing et le développement du big data et de l’internet des objets, les besoins d’accélérer le traitement dans les data centers augmentent », estime Harry Shum, le patron de Microsoft Research.

«A court terme, les circuits logiques programmables constituent la seule solution. Cela a été démontré au niveau pilote. Il faut passer au stade de la production. »

Connus sous les sigles FPGA (field programmable gate array), CPLD (Complex programmable logic device) ou PLD (Programmable logic device), ces circuits ne sont pas nouveaux.

Inventés au début des années 1980 par des sociétés américaines comme Altera, Actel ou Xilinx pour interfacer les puces standards au sein d’un système électronique, ils sont disponibles comme composants standards.

-         C’est l’utilisateur qui leur attribue une fonction spécifique en y programmant son application.

Cette capacité à faire du spécifique à partir du standard en fait aussi une alternative attractive aux Asic*, ces circuits taillés sur mesure.

*Un ASIC (de l'anglais application-specific integrated circuit : « circuit intégré propre à une application est un circuit intégré (micro-électronique) spécialisé. En général, il regroupe un grand nombre de fonctionnalités uniques ou sur mesure.

L'intérêt de l'intégration est de réduire les coûts de production et d'augmenter la fiabilité. Les autres avantages pour le maître d'œuvre résident dans  le contrôle total du produit et un coût de production réduit.

Mais côté inconvénients, on notera un coût de développement élevé même parfois très élevé et un délai de développement de plusieurs mois.

La souplesse d’emploi des circuits logiques programmables en font une solution très prisée, non seulement dans les phases de fabrication pilote, mais aussi en phase de développement de produits dans des secteurs comme l’aérospatiale, le militaire, le ferroviaire, le médical ou l’instrumentation, où les volumes ne sont pas suffisants pour justifier la création d’Asic.

Mais avec l’inconvénient toutefois d’une puce d’une taille jusqu’à 40 % plus grande et d’une consommation de courant 20 à 30 % supérieure.

« Mais ces défauts tendent à s’atténuer avec le passage à des gravures de 28, 20, 16 ou 14 nanomètres, » indique  Gilles Garcia, le directeur marketing de Xilinx, le numéro un mondial de ces circuits.

« Ainsi, aujourd’hui la consommation d’un FPGA est comparable, dans 60 à 70 % des cas, à celle de son équivalent Asic ».

-        Ainsi, les circuits logiques programmables n’ont plus rien à envier aux microprocesseurs en termes d’intégration, comme en atteste le produit à 19 milliards de transistors de Xilinx.

Le marché des datacenters

Dans ce domaine, leur utilisation n’est pas nouvelle. Ils sont employés pour configurer un protocole de réseau, puis pour le répliquer dans plusieurs matériels avec la même puce. Ceci un atout important en conception.

La nouveauté : l’emploi des FGPA comme accélérateurs de traitement.

L’idée est d’associer au processeur classique un circuit logique programmable configuré pour effectuer des tâches de prétraitement de données qui rendent leur exécution par le processeur plus rapide.

Le FPGA tire sa rapidité du fait qu’il exécute sa fonction de façon électronique câblée dans le silicium, alors qu’un processeur classique le fait de façon logicielle.

« Dans des applications comme le big data, le machine learning, la reconnaissance faciale ou le séquençage d’ADN, le traitement peut être accéléré par un facteur 30 à 40 » selon le directeur marketing de Xilinx. « Avec des enjeux économiques considérables, car il est possible de réduire de 20 à 30 % le nombre de serveurs dans les datacenters. »

Microsoft utiliserait déjà les FPGA d’Altera, le numéro deux du marché, pour limiter l’inflation des serveurs dans ses data centers et réduire le coût de son infrastructure cloud.

Un avantage que les  géants d’internet comme Amazon, Google ou Facebook regardent  avec intérêt.

-        Le nombre de PLD déployés dans des équipements de datacenters comme les serveurs, routeurs et commutateurs de données devrait ainsi passer de 90 millions en 2014 à 135 millions en 2019.

 

-         Intel a fait de la maîtrise de cette technologie une priorité de sa stratégie de recentrage sur les data centers.

Il a engagé 16,7 milliards de dollars pour racheter Altera, une société dont le chiffre d’affaires en 2016 est estimé à 1,6milliard de dollars.

Avec cette acquisition monumentale, il va proposer des solutions combinant dans le même boîtier son processeur Xeon pour serveurs avec un accélérateur d’Altera, avant de les intégrer plus tard dans la même puce.

-        IBM, présent dans les serveurs à hautes performances avec son processeur Power, a opté pour un partenariat stratégique avec Xilinx.

 

-        Qualcomm, qui affiche de grandes ambitions de diversification dans les data centers, en a fait de même.

 

Un bel avenir pour les circuits logiques programmables : Ainsi  la bataille de l’après-loi de Moore s’annonce prometteuse !

 

(1) Extrait News le 21/07/2015 : « La loi de Moore prévoit le doublement tous les deux ans de la densité des circuits intégrés par le passage à une gravure plus fine.

Se trouverait –elle contredite par les faits ?

La miniaturisation électronique atteint un niveau tel qu’elle constitue maintenant un défi énorme en termes de technologies de production.

D’autant qu’elle s’accompagne du passage de transistors planaires à des transistors 3D, une structure complexe destinée à contrer la montée des courants de fuite.

« La loi de Moore suit désormais un rythme plus long, de deux ans et demi », reconnait  Brian Krzanich le patron du groupe.

Ainsi, la prochaine génération de processeurs d’Intel en gravure de 10 nanomètres (nm) arrivera au mieux au second semestre 2017, soit avec un an de retard sur le calendrier initial.

C’est ce que Brian Krzanich, le patron du groupe Intel, a annoncé lors de la présentation des résultats du deuxième trimestre le 15 juillet 2015.

 

(2) Voir notamment :

Intel repousse d’un an la sortie de ses puces gravées en 10 nanomètres. - News - publié le 21/07/2015 Avec un an de retard sur le calendrier initial, le numéro un mondial des semi-conducteurs Intel est contraint de reporter la sortie de sa prochaine génération de puces en 10 nm (nanomètres) (1) à 2017.

«Skylake» une nouvelle gamme de processeurs d’Intel : Proposés sous le nom de « Skylake », les nouveaux processeurs succéderont aux processeurs Broadwell actuellement utilisés. - News - publié le 01/08/2015 En attendant d’autres innovations (1), Intel améliore ses puces actuelles, basées sur une finesse de gravure de 14 nm (1).